5.4.1　存儲器的構成原理

存儲器的基本構成原理，它由存儲體、地址寄存器、數據寄存器、地址譯碼驅動電路和讀寫驅動電路組成，通過系統數據總線、地址總線和控制總線與CPU連接。

存儲體是存儲器的核心，劃分為若干個存儲單元。每個存儲單元通常由8位二進制數組成，是CPU訪問存儲器的基本單元，即一個字節分配一個地址，以適應對字符信息的處理。

存儲器的最大存儲容量取決于CPU本身提供的地址線的條數，這些地址線的每一種編碼對應一個存儲單元的地址。因此，當CPU的地址線為n條時，可生成的 編碼狀態有2n個。也就是說CPU可尋址的存儲單元的個數為2n。若采用字節編址，那么存儲器的最大容量為：2n×8b。例如，80486　CPU的地址 線為32條，可尋址的最大存儲空間為232B4GB。

地址寄存器與系統地址總線連接，用來存放CPU訪問存儲單元的地址碼；經地址譯碼驅動電路，選中存儲體中某個被訪問的存儲單元。

數據寄存器與系統數據總線連接，用來存放CPU讀/寫存儲單元的數據，經讀/寫驅動電路與存儲體連接。

讀/寫控制邏輯接受CPU發送給存儲器的讀/寫控制信號，以及芯片選擇信號。CPU對存儲器完成一次讀/寫操作所需要的時間稱為一個總線周期（或稱機器 周期）。一個總線周期的長短決定了CPU訪問存儲器的速度，如早期的16位8086　CPU的一個基本總線周期由4個時鐘周期構成（即T1～T4），而 32位80486　CPU和Pentium微處理器的一個基本總線周期由2個時鐘周期構成（即T1～T2）。

5.4.2　存儲器的擴展設計

在實際應用中，由于單片存儲芯片的容量總是有限的，很難滿足實際存儲容量的要求，因此需要將若干存儲芯片連在一起進行擴展，通常有位擴展、字擴展及字和位擴展3種方式。

1.位擴展

2.字擴展

字擴展是指增加存儲器字的數量。例如，用2片2K×8b的RAM芯片6116，組成4K×8b的存儲器，字擴展設計。兩片芯片的片內信號線 A0～A10、D0～D7、OE、WE都分別與系統的地址線A0～A10、數據線D0～D7和讀寫控制線RD、WR連接。其中，1#芯片的片選CE與 A11連接，2#芯片的片選CE與A11反相之后連接。當A11為低電平時，選擇1#芯片讀寫；當A11為高電平時，選擇2#芯片讀寫。由圖可見，1#芯 片的地址范圍是000H～7FFH，2#芯片的地址范圍是800H～FFFH。

3.字和位擴展

字和位擴展是字擴展和位擴展的組合。如用4片1K×4b的RAM芯片2114，組成2K×8b的存儲器，字和位擴展設計。

圖中1#和2#芯片為一組，3#和4#芯片為一組，片內A0～A9、OE和WE與系統地址線A0～A9和讀寫控制線RD和WR對應連接。1#和3#芯片 內數據線D0～D3作為低4位，與系統數據線D0～D3連接；2#和4#芯片內數據線D0～D3作為高4位，與系統數據線D4～D7連接；1#和2#芯片 的CE連在一起，與2-4線譯碼器輸出端Y0連接；3#和4#芯片的CE連在一起，與2-4線譯碼器輸出端Y1連接；系統的高位地址線A10和A11作為 2-4線譯碼器的輸入。當A11　A1000時，選擇1#和2#芯片讀寫；當A11　A1001時，選擇3#和4#芯片讀寫。

5.4.3　存儲器片選信號的產生方法

一個存儲體通常由多個存儲器芯片組成，CPU要實現對存儲單元的訪問，首先要選擇存儲器芯片，然后再從選中的芯片中依照地址碼選擇相應的存儲單元讀寫數 據。通常，芯片內部存儲單元的地址由CPU輸出的n（n由片內存儲容量2n決定）條低位地址線完成選擇，而芯片選擇信號則是通過CPU的高位地址線得到。 由此可見，存儲單元的地址由片內地址信號線和片選信號線的狀態共同決定。下面介紹三種片選信號的產生方法。

1.線選法

線選法是指用存儲器芯片內尋址以外的系統的高位地址線，作為存儲器芯片的片選控制信號。采用線選法時，把作為片選信號的地址線分別連至各芯片（或芯片 組）的片選端CE，當某個芯片的CE為低電平時，則該芯片被選中。如上一節中的和擴展設計，就是采用了線選法。需要注意的是，用于片選的地址線每次尋址時 只能有一位有效，不允許同時有多位有效，這樣才能保證每次只選中一個芯片或一個芯片組。

線選法的優點是選擇芯片不需要外加邏輯電路，線路簡單；缺點是把地址空間分成了相互隔離的區域，不能充分利用系統的存儲器空間。因此，這種方法適用于擴展容量較小的系統。